针对片上高速光互连器件与芯片的前沿技术，研究光互连芯片中核心集成器件，并基于龙芯多核处理器的RTL设计，实现万亿次光互连多核（众核）处理器的 RTL级设计，为未来高性能计算机芯片的发展提供技术支持。片上高速光互连技术研究的核心内容是高性能的器件与芯片，即如何增强光子器件的性能、提高集成度、降低功耗。课题以高性能计算机芯片的发展要求为牵引，研究新一代CPU片上高速光互连技术方案，特别是面向片上高速光互连应用的光调制器、光探测器、激光器、光开关等核心器件：基于III-V族半导体外延材料的高效率发光特性，研究面向片上集成的微腔多波长输出新方案，研究与CMOS工艺兼容的高效、高速、高响应硅基光调制器、光路由及光交换原型芯片，硅基集成光探测器及III-V/硅混合集成型光探测器。结合龙芯多核处理器的发展，实现万亿次光互连多核（众核）处理器的RTL级设计。课题预期实现40Gbit/s片上高速光互连集成器件，并根据龙芯国产CPU的发展需求开展相关的光互连体系架构研究，建立具有自主知识产权的光互连技术，获得相关专利授权。