一种高电源抑制比低噪声快速启动的CMOS带隙基准电路设计

来源 :中国集成电路 | 被引量 : 0次 | 上传用户:ernest5
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
针对集成稳压器、射频电路等对精密电压基准的需求,本文设计了一款新型CMOS带隙基准电路.在降低高频噪声,增强输出对电源纹波抑制能力的同时引入快速启动电路,改善了RC滤波电路限制基准启动速度的问题.采用Hynix 0.5μmCMOS Hspice模型进行仿真后表明,此款带隙基准电路在较宽的频带范围内,噪声只有8.5μVrms,电源抑制比(PSRR)为100dB左右,启动时间在100μs以内.
其他文献
近日读到《文物世界》2006年第6年董楼平的《记山西离石出土的一件琉璃熏炉》,觉得很亲切。当年在山西工作时,这一件琉璃熏炉的年代曾争执不下,记得当时柴泽俊先生说此熏炉是离