论文部分内容阅读
【摘 要】中频采样数字下变频脉冲压缩处理技术在雷达信号处理中发挥着重要的应用，文章首先对其系统原理进行分析；再进行了高速A/D采样电路设计；然后完成了数字下变频及脉冲压缩处理原理框图的设计；提出了一种针对不同脉冲宽度信号的多通道时域和频域脉冲压缩处理算法。最后，对非线性调频信号用负调制斜率完成了频域脉冲压缩加hamming窗的matlab仿真，并对其进行分析，得出了一些有价值的结论。
【关键词】中频采样 数字下变频 非线性调频 脉冲压缩处理仿真
一、引言
随着器件水平的不断发展，原来在基带完成的低速采样已经可以向前推进到中频完成高速采样；同时，对中频信号的下变频也由模拟方式转变为数字下变频方式；脉冲压缩处理也已经从过去使用的多片DSP依靠链路口传输信号到现在主要由大规模可编程逻辑电路的FPGA器件来完成。中频采样能够提高信号的信噪比，数字下变频技
术能够较好的保证两路正交信号的幅度和相位平衡。
本文通过中频采样后把信号分为I、Q两路信号进行数字下变频、低通滤波和抽取，然后再对两路正交信号进行脉冲压缩处理。提出了一种针对不同脉冲宽度信号的多通道时域和频域脉冲压缩处理算法。
二、系统原理分析
图 1中频采样数字下变频脉冲压缩处理原理图
由图1可知，该中频采样数字下变频脉冲压缩处理原理图输入模拟中频信号，通过高速A/D转换器产生数字中频信号，再进行数字下变频产生I、Q两路正交的数字信号，依次通过低通滤波器，并进行1/2抽取来降低数据率。最后，在脉冲压缩处理系统中根据信号的不同脉冲宽度采用相应的脉压处理算法，从而产生所需的脉压输出信号。
在图1中，要完成输入信号的中频采样数字下变频，其采样频率与数字下变频NCO的输出频率应满足以下条件[1]。
在上式中，选取适当的值，当满足式（1）-（2）时，两路数字中频信号就可以实现数字下变频。然后再完成后面的脉冲压缩处理工作。
三、高速A/D采样电路设计
将模拟中频信号分两路输入到AD6645，其中一路为原模拟中频信号，另一路为其补码信号，AD6645原理图如图2所示[2] [3]。
在图2中，模拟输入信号ANALOG SIGNAL经过4：1变压器耦合后分两路差分输入到和，差分输入不仅能完全抑制共模噪声，还能抵消掉两线之间的电场干扰信号。同时，AD时钟源经过1：4变压器耦合后分两路送到输入端和。分别为编码输入和差分编码输入。VREF作为参考电压接2.4V， OVR为溢出位，DMID为输出电压的中值，DRY为数据准备输出。D13到D0为并行输出的14位2进制补码数据，其中，D0为低位D13为高位。其14位输出信号各串接100是为了降低输入端的电压，防止器件的损坏，为了消除不同电源间的串扰，5V和3.3V电源分别采用不同的接地方式，同时，数字地和模拟地根据需要和10mH的电感相连接。和AD9445相比，AD6645的SFDR高10dB、SNR高2dB、功耗低0.8W。
四、数字下变频及脉冲压缩处理设计
经过高速采样电路以后，14位数字中频信号分成I、Q两路进行数字下变频和脉冲压缩处理，其原理图如图3所示。
数字下变频的实现是根据选择控制模块提供的地址对数字中频信号以及通过反相器后的进行输出。数字中频信号和均采用补码输出，根据选择控制模块的不同地址进行输出，其中，的输出在这里只是一种近似计算，负数的补码为其原码取反加1，同时，考虑到信号最低位噪声的干扰，在计算中，最低位可以不作为有效位，因此，这种近似运算是可行的。在进行脉冲压缩处理之前I、Q两路信号还要进行低通滤波和降低数据率所进行相应的抽取。
对进入脉冲压缩处理系统的信号，其时宽为T，带宽为B，其时宽带宽积为TB，当TB<时，通过FIR滤波器进行时域脉压处理，当TB>时，通过FFT以及IFFT进行频域脉压处理，依据一般性原则，这里定为30，通过地址控制，分通道完成时域和频域脉压处理能够提高系统的处理能力和实时性。最后，脉冲压缩处理的输出信号由双端口RAM输出。
五、脉冲压缩处理实验与仿真
下面对脉冲宽度T=100us，带宽B=5MHz的中频信号进行脉压处理，考虑到AD6645的数据转换率，本次MATLAB仿真采样频率=80MHz，由于BT=500远远大于30，因此，脉冲压缩处理采用频域脉压来完成。这里对非线性调频信号在频域下完成脉冲压缩处理，同时，采用负调制斜率进行调制，如图4所示；产生的负调制斜率调频信号如图5所示。
非线性调频信号设计的原则就是使产生的信号具有窗形频谱，这样就能既避免失配损失又能得到较低的距离旁瓣。最终使其输出频谱的形状由窗函数决定[4]。
由于hamming窗旁瓣抑制效果较好，而且实现较为容易，因此，本次非线性调频信号所使用的窗函数用hamming窗函数来完成，其函数表达式如下式所示。
采用负调制斜率的非线性调频信号脉冲压缩仿真图如图6所示，由其仿真图可知，其主副瓣抑制比可以达到40.08 dB。考虑到各种损耗和误差，实际的主副瓣抑制比也应该能达到38 dB。因而，采用非线性调频的脉冲压缩处理方法，虽然通过加窗使信噪比损失，同时，由于主瓣展宽使分辨率有一定的降低，但就总体而言，它还能使其整体的性能得到改善和提高。
六、结束语
通过前面的系统原理图对中频采样数字下变频脉冲压缩处理的理论进行了分析，完成了高速A/D采样电路设计、数字下变频及脉冲压缩处理设计并且对非线性调频信号进行了脉冲压缩处理的仿真实验，实验结果表明，通过加窗使非线性调频信号脉冲压缩处理的旁瓣抑制比得到了很大的提高，其缺點就是使其主瓣得到了一定的展宽，经过对其比较分析，该脉冲压缩处理仿真实验能够使非线性调频信号处理的整体性能得到改善和提高，下一步的工作就是将数字下变频及脉冲压缩处理部分放在FPGA中去实现。
参考文献：
[1]龚翠玲，吴超，宋万杰，吴顺君.非理想中频信号带通采样及数字正交检波器设计[J].电子科技，2008，（1）：1-2。
[2]林相波，姚远程，赵裕民 .AD6645型模/数转换器在软件无线电中的应用[J].国外电子元器件，2006，（3）：71-72。
[3]AD6645数据手册.AD公司。
[3贺知明.“多波形频域脉压并行处理机的设计及相关技术研究”，成都，电子科技大学博士论文，2003：44-47。
作者简介：
薛卫东（1977-），男，工程师，硕士，主要研究方向：信号处理软硬件设计。
李博（1978-），男，工程师，主要研究方向：信号处理软硬件设计。
武军锋（1980-），男，工程师，主要研究方向： 信号处理及电磁兼容设计。
秦光明（1947-），男，研究员级高级工程师，主要研究方向：雷达总体设计。
【关键词】中频采样 数字下变频 非线性调频 脉冲压缩处理仿真
一、引言
随着器件水平的不断发展，原来在基带完成的低速采样已经可以向前推进到中频完成高速采样；同时，对中频信号的下变频也由模拟方式转变为数字下变频方式；脉冲压缩处理也已经从过去使用的多片DSP依靠链路口传输信号到现在主要由大规模可编程逻辑电路的FPGA器件来完成。中频采样能够提高信号的信噪比，数字下变频技
术能够较好的保证两路正交信号的幅度和相位平衡。
本文通过中频采样后把信号分为I、Q两路信号进行数字下变频、低通滤波和抽取，然后再对两路正交信号进行脉冲压缩处理。提出了一种针对不同脉冲宽度信号的多通道时域和频域脉冲压缩处理算法。
二、系统原理分析
图 1中频采样数字下变频脉冲压缩处理原理图
由图1可知，该中频采样数字下变频脉冲压缩处理原理图输入模拟中频信号，通过高速A/D转换器产生数字中频信号，再进行数字下变频产生I、Q两路正交的数字信号，依次通过低通滤波器，并进行1/2抽取来降低数据率。最后，在脉冲压缩处理系统中根据信号的不同脉冲宽度采用相应的脉压处理算法，从而产生所需的脉压输出信号。
在图1中，要完成输入信号的中频采样数字下变频，其采样频率与数字下变频NCO的输出频率应满足以下条件[1]。
在上式中，选取适当的值，当满足式（1）-（2）时，两路数字中频信号就可以实现数字下变频。然后再完成后面的脉冲压缩处理工作。
三、高速A/D采样电路设计
将模拟中频信号分两路输入到AD6645，其中一路为原模拟中频信号，另一路为其补码信号，AD6645原理图如图2所示[2] [3]。
在图2中，模拟输入信号ANALOG SIGNAL经过4：1变压器耦合后分两路差分输入到和，差分输入不仅能完全抑制共模噪声，还能抵消掉两线之间的电场干扰信号。同时，AD时钟源经过1：4变压器耦合后分两路送到输入端和。分别为编码输入和差分编码输入。VREF作为参考电压接2.4V， OVR为溢出位，DMID为输出电压的中值，DRY为数据准备输出。D13到D0为并行输出的14位2进制补码数据，其中，D0为低位D13为高位。其14位输出信号各串接100是为了降低输入端的电压，防止器件的损坏，为了消除不同电源间的串扰，5V和3.3V电源分别采用不同的接地方式，同时，数字地和模拟地根据需要和10mH的电感相连接。和AD9445相比，AD6645的SFDR高10dB、SNR高2dB、功耗低0.8W。
四、数字下变频及脉冲压缩处理设计
经过高速采样电路以后，14位数字中频信号分成I、Q两路进行数字下变频和脉冲压缩处理，其原理图如图3所示。
数字下变频的实现是根据选择控制模块提供的地址对数字中频信号以及通过反相器后的进行输出。数字中频信号和均采用补码输出，根据选择控制模块的不同地址进行输出，其中，的输出在这里只是一种近似计算，负数的补码为其原码取反加1，同时，考虑到信号最低位噪声的干扰，在计算中，最低位可以不作为有效位，因此，这种近似运算是可行的。在进行脉冲压缩处理之前I、Q两路信号还要进行低通滤波和降低数据率所进行相应的抽取。
对进入脉冲压缩处理系统的信号，其时宽为T，带宽为B，其时宽带宽积为TB，当TB<时，通过FIR滤波器进行时域脉压处理，当TB>时，通过FFT以及IFFT进行频域脉压处理，依据一般性原则，这里定为30，通过地址控制，分通道完成时域和频域脉压处理能够提高系统的处理能力和实时性。最后，脉冲压缩处理的输出信号由双端口RAM输出。
五、脉冲压缩处理实验与仿真
下面对脉冲宽度T=100us，带宽B=5MHz的中频信号进行脉压处理，考虑到AD6645的数据转换率，本次MATLAB仿真采样频率=80MHz，由于BT=500远远大于30，因此，脉冲压缩处理采用频域脉压来完成。这里对非线性调频信号在频域下完成脉冲压缩处理，同时，采用负调制斜率进行调制，如图4所示；产生的负调制斜率调频信号如图5所示。
非线性调频信号设计的原则就是使产生的信号具有窗形频谱，这样就能既避免失配损失又能得到较低的距离旁瓣。最终使其输出频谱的形状由窗函数决定[4]。
由于hamming窗旁瓣抑制效果较好，而且实现较为容易，因此，本次非线性调频信号所使用的窗函数用hamming窗函数来完成，其函数表达式如下式所示。
采用负调制斜率的非线性调频信号脉冲压缩仿真图如图6所示，由其仿真图可知，其主副瓣抑制比可以达到40.08 dB。考虑到各种损耗和误差，实际的主副瓣抑制比也应该能达到38 dB。因而，采用非线性调频的脉冲压缩处理方法，虽然通过加窗使信噪比损失，同时，由于主瓣展宽使分辨率有一定的降低，但就总体而言，它还能使其整体的性能得到改善和提高。
六、结束语
通过前面的系统原理图对中频采样数字下变频脉冲压缩处理的理论进行了分析，完成了高速A/D采样电路设计、数字下变频及脉冲压缩处理设计并且对非线性调频信号进行了脉冲压缩处理的仿真实验，实验结果表明，通过加窗使非线性调频信号脉冲压缩处理的旁瓣抑制比得到了很大的提高，其缺點就是使其主瓣得到了一定的展宽，经过对其比较分析，该脉冲压缩处理仿真实验能够使非线性调频信号处理的整体性能得到改善和提高，下一步的工作就是将数字下变频及脉冲压缩处理部分放在FPGA中去实现。
参考文献：
[1]龚翠玲，吴超，宋万杰，吴顺君.非理想中频信号带通采样及数字正交检波器设计[J].电子科技，2008，（1）：1-2。
[2]林相波，姚远程，赵裕民 .AD6645型模/数转换器在软件无线电中的应用[J].国外电子元器件，2006，（3）：71-72。
[3]AD6645数据手册.AD公司。
[3贺知明.“多波形频域脉压并行处理机的设计及相关技术研究”，成都，电子科技大学博士论文，2003：44-47。
作者简介：
薛卫东（1977-），男，工程师，硕士，主要研究方向：信号处理软硬件设计。
李博（1978-），男，工程师，主要研究方向：信号处理软硬件设计。
武军锋（1980-），男，工程师，主要研究方向： 信号处理及电磁兼容设计。
秦光明（1947-），男，研究员级高级工程师，主要研究方向：雷达总体设计。