论文部分内容阅读
介绍了一种适用于嵌入式模拟／数字转换器（ADC）应用的全差分低功耗性能可调运算放大器IP核。该运放芯核采用TSMC 0．25μm标准数字CMOS工艺设计。基于BSIM3V3 Spice模型，采用Hspice在2．5V单电源电压下，分别对整个电路在几组不同的偏置条件下进行仿真，其中一组偏置在低频增益为74dB，相位裕度为60°，单位增益带宽为107MHz，摆率为210V／μs时，整个电路的静态功耗仅为1．75mW。