New Latency Model for Dynamic Frequency Scaling on Network-on-Chip

来源 :Journal of Electronic Science and Technology | 被引量 : 0次 | 上传用户:tiger10208
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
Modulating both the clock frequency and supply voltage of the network-on-chip(No C) during runtime can reduce the power consumption and heat flux, but will lead to the increase of the latency of No C.It is necessary to find a tradeoff between power consum
其他文献
财政监督与监督财政是财政监督管理工作中的两个方面,既有区别,又密切联系.监督财政是财政监督的基础和根本形式,既内含于财政监督之中,又是一个相对独立的组成部分,它在很大
为进一步优化水稻配方施肥方案,以水稻品;仲“华粳7号”为试材,进行了水稻配方校正施肥试验。结果表明,配方校正区水稻产量与常规施肥区相当,但经济效益、生态效益明显增加,每667m2