论文部分内容阅读
文章是对基于FPGA的信号质心的解算程序进行设计；以FPGA作为数据处理及控制中心对信号进行解算处理和控制各种时序；本系统采用VHDI。语言编写程序，要解算信号的质心，首先要对从AD转换得到的数据进行处理，然后FPGA对这些数据进行累加及乘积累加处理；以将解算结果按优先级顺序实时写入FIFO中去，最后通过网口将已处理的数据输出到计算机中；程序经过仿真测试后表明，可用FPGA对信号进行求取质心的运算。