论文部分内容阅读
研究了空间通信用高速Reed-Solomon（255，223）码硬判决译码器的FPGA实现方法，提出一种新的纠错算法实现结构以最大程度提高译码器性能。设计中采用RiBM算法求解关键方程，并通过应用高速比特并行乘法器以及流水线和并行处理方法提高译码通过率。综合和测试验证结果显示，该译码器译码通过速率为1.7Gbit／s，译码延迟为296个时钟周期，优于目前同类型的RS译码器性能指标。