论文部分内容阅读
VHDL语言是IEEE标准化的硬件描述语言,它描述能力强,能支持硬件的设计、验证与综合.采用EDA开发软件和“自顶向下”的设计方法设计数字电路系统,对各个设计的功能进行描述,得到系统的设计方案,然后进行各个模块的编程、编译、波形仿真,最后将由它们组成的顶层文件下载到实验板进行调试,已成为数字系统设计的重要方法.