论文部分内容阅读
针对传统直接数字频率合成（DDS）电路中相位累加器与波形查找表的工作频率与高速数模转换器（DAC）采样频率不匹配的问题,提出了基于现场可编程门阵列（FPGA）并行频率源的改进方法。该方法采用改进的8路并行DDS电路有效地扩展了DDS电路的输出带宽;基于并行DDS结构,利用FPGA和高速DAC生成了不同调制模式下的通信信号,并在Vivado2014.2环境下进行测试。实验表明：该设计具有结构简单、易于实现、分辨率高等特点,可用于雷达、电子对抗领域中宽频带高分辨率信号的产生。