论文部分内容阅读
设计了一种用于高速ADC中的全差分套筒式运算放大器。从ADC的应用指标出发，确定了设计目标，利用开关电容共模反馈、增益增强等技术实现了一个可用于12bit精度、100MHz采样频率的高速流水线（Pipelined）ADC中的运算放大器。基于SMIC0．13μm，3．3V工艺，Spectre仿真结果表明，该运放可以达到105．8dB的增益，单位增益带宽达到983．6MHz，而功耗仅为26．2mW。运放在4ns的时间内可以达到0．01％的建立精度，满足系统设计要求。