论文部分内容阅读
H．264标准在基本档次和扩展档次中采用CAVLC熵编码，完成对变换系数残差块的编码。提出一种基于FPGA的H．264标准的CAVLC编解码器，程序代码用verilog硬件描述语言编写，并在QuartusⅡ中进行了仿真验证，可以实现对每个残差块数据的编解码并将其按照宏块光栅扫描的顺序输出到存储器，因此适合于嵌入在最终的码流中。仿真结果表明此CAVLC编解码器达到H．264标准中基本档次和扩展档次level3．0的性能要求。