论文部分内容阅读
针对Virtex-5FXT系列FPGA中具有两个PowerPCd40嵌入式处理器内核的特点，文中提出一种“主-从”异构式控制模型架构的嵌入式雷达控制器设计方法。该方法采用FC、sRIO等高速串行传输技术提高了控制器接口带宽，并通过预先任务规划，充分发挥了两个PowerPC处理器的性能，设计成本与已有解决方案相比显著降低。应用表明，该控制器整体性能明显提高，可满足现代相控阵雷达提出的微秒级响应与吉比特级传输要求。