论文部分内容阅读
介绍一种高速时间-数字转换器的设计实现方法。从硬件和软件两方面详细阐述设计思路和步骤，高速时间-数字转换器系统硬件由串并转换芯片MC100EP445，高速时钟发生芯片Si5321，可编程逻辑器件Virtex-4 SX35，USB控制芯片CY7C68013构成，软件由FPGA程序，USB固件程序，上位机用户界面组成，采用模块化设计思路，方便用户定制。系统可以迟到402ps的时间分辨率。