论文部分内容阅读
高速傅里叶变换（FFT）处理器的设计是实时信号处理系统的核心问题。本文基于现场可编程门阵列FPGA（Field Programmable Gate Array），采用并行处理和单路延迟反馈SDF（Single-path Delay Feedback）流水线技术相结合的方法，设计了高速FFT处理器。该处理器内存资源消耗较并行结构有所减少，运算速度较单独的SDF流水线结构有所提高。建立了处理器的算法和设计模型，并根据模型对处理器各组成模块进行了优化设计，在保证处理器速度的同时，减小了资源消耗，其工作频率可以达