论文部分内容阅读
x谈起集成电路的制造,人们往往会想到超净厂房、耗资巨大的设备,要在家里制作集成电路无异于异想天开。然而,东京大学在ISSCC 2010上介绍的一项研究成果表明,只要有一个普通的喷墨打印机、一个含银浆墨水的墨盒和一张名为UCLP(用户可定制逻辑纸)的特殊纸,在家中自制集成电路并非天方夜谭。
所有的奥秘都在UCLP上。UCLP由有机SOTG(海量传输门)薄膜和带有过孔(过孔是贯穿所在介质的金属化通孔,用来连接介质两面的电路引线)阵列的纸复合而成。SOTG是以聚酰亚胺薄膜为基底制造的有机晶体管逻辑阵列,阵列中的每个逻辑单元可以完成缓冲器、反相器和多路开关等3种逻辑电路,两个逻辑单元则可组合成异或、D触发器电路,从而具备了集成电路所需的所有逻辑电路单元。逻辑单元的尺寸为6mm×6mm,在其4个角上各有一个焊盘,对应其上的是上层纸上相应的直径200μm、具有导电能力的过孔。接下来要做的事情就是,按照事先设计的逻辑电路,用喷墨打印机在需要连接的过孔之间用银浆墨汁打印一条宽200μm、厚10μm的导电引线。至此,大功告成。
总体而言,在自制集成电路过程中,制造过程简单的就像平日在一张纸上打印,但设计过程则需要自制者拥有数字电路方面的专门知识,而真正的有机晶体管的集成早在自制者进行集成电路设计之前,已经被放置在UCLP纸中。
当然,这种自制的集成电路与商品化的集成电路是不可同日而语的,也不能同ASIC(专用集成电路)相提并论。这种集成电路主要是用在教学上,这时,它集成度很低的缺点反而成其显著的优势——学生们可以直观地看到集成电路内部各逻辑单元的工作状态。这项研究之所以在ISSCC受到人们关注,还在于它的创新思维。
3D集成:摩尔定律的延年术
说到摩尔定律,人们通常会将其与集成电路的制程技术紧紧地联系在一起。实际上,制程技术只是手段,提高集成度才是目的所在,因为“晶体管的集成度每18个月提高1倍”的摩尔定律只与集成度相关。
人们在惊叹摩尔定律神奇的同时,却忽略了从集成电路诞生之日起,直到现在,英特尔首任CEO诺伊斯发明的平面工艺依旧占据统治地位。50多年来,人们不断地研究新的制程技术,目的就是把更多的晶体管“塞”进芯片中。于是,45nm、32nm等新的制程技术被不断地开发出来。
但制程总有极限,晶体管的尺寸也不可能长期缩小下去,二维空间能够容纳的晶体管数总会出现饱和。于是,人们开始从平面工艺发展到立体工艺,如同高层住宅比平房能够容纳更多的人一样。最初,被引入的是3D封装技术,即在封装环节,把已经生产出来的芯片堆叠起来,将芯片之间需要连接的点用细细的金丝焊接起来,最终被放在一个封装中。从集成电路生产流程上看,堆叠中的每一层芯片采用的还是平面工艺,只是在后道的封装环节采用了3D封装。
近几年,直接在硅圆片上通过立体工艺进行制造成为集成电路制造领域研究的热点。与3D封装技术相比,3D制造技术带来的诱惑实在太大了:首先是增加了晶体管的封装密度,从而使得人们可以把更多的电路功能嵌在芯片中;二是由于互连引线缩短降低了引线电感和电阻,从而有利于工作频率的进一步提升和功耗的下降;三是采用半导体工艺比3D封装中焊接方式(属于机械连接)可靠性高很多;四是半导体工艺是迄今为止集成电路制造上规模化最好的制造工艺,由此带来的成本降低是显而易见的。在研究中的多种3D集成技术中,TSV(Through-Silicon VIA,硅过孔)技术脱颖而出。
TSV技术就是在硅片上蚀刻出贯穿硅片的过孔,通过将过孔金属化,使得上下两层芯片相应的电路引线得以互连。通常,这种过孔直径在1～5μm 之间,芯片上过孔的数量可以达到数千个。
比利时校际微电子中心、松下、高通和比利时鲁汶大學研究人员在ISSCC2010上发表的论文《低成本3D TSV技术的设计与考虑》表明,低成本3D TSV技术的主要障碍已被克服。
ISSCC 2010主办方称,低成本的3D TSV技术将给集成电路产业带来新的技术革命,从而引发一场手持、无线和计算市场新的浪潮。采用3D TSV的DRAM预计将于2011年面市,紧接着是逻辑-逻辑集成和射频-逻辑集成的芯片。
后CMOS时代
谁主沉浮
今天IT产业的辉煌,是建立在基于CMOS工艺上的集成电路制造技术。虽然3D集成技术能够延长摩尔定律的有效期,但从处理器芯片制程技术的发展上看,CMOS终将拱手让出盟主地位。
在ISSCC上,从斯坦福大学Thomas Lee的《重返王国:用于THz应用的真空微纳电子学》、德国马普研究所Peter FromHerz的《半导体芯片与大脑》、哈佛大学李晓峰(音译)的《从电子学到等离子学:一维等离子电路》和东京大学樱井孝康的《有机晶体管及电路》等论文不难看出,这些性急的研究人员已经在寻找CMOS技术的替代或者补充技术了。美国乔治亚理工学院的Joseph M. Pettit在大会主题演讲中表示,硅制程技术将会在2024年达到7.9nm,届时石墨烯技术将会启动未来的千万亿次计算时代。
石墨烯是由碳原子单层排列成蜂窝状的平面晶体,是构成碳纳米管的基础材料,2004年由英国曼彻斯特大学研究人员发现。石墨烯不仅是目前最薄最硬的材料,它的量子效应更是引起研究人员的浓厚兴趣。IBM在最新一期《科学》杂志上发文,介绍了在2英寸圆片上制造100GHz石墨烯晶体管的研究成果,其速度已经远远超过当今最快的砷化镓晶体管,这是美国国防部高级研究计划局资助的“碳电子射频应用项目”。
而宾夕法尼亚州立大学的研究人员则宣布他们已经掌握了在4英寸圆片上生产石墨烯晶体管的方法。他们的研究目的很明确——用碳来替代硅。
所有的奥秘都在UCLP上。UCLP由有机SOTG(海量传输门)薄膜和带有过孔(过孔是贯穿所在介质的金属化通孔,用来连接介质两面的电路引线)阵列的纸复合而成。SOTG是以聚酰亚胺薄膜为基底制造的有机晶体管逻辑阵列,阵列中的每个逻辑单元可以完成缓冲器、反相器和多路开关等3种逻辑电路,两个逻辑单元则可组合成异或、D触发器电路,从而具备了集成电路所需的所有逻辑电路单元。逻辑单元的尺寸为6mm×6mm,在其4个角上各有一个焊盘,对应其上的是上层纸上相应的直径200μm、具有导电能力的过孔。接下来要做的事情就是,按照事先设计的逻辑电路,用喷墨打印机在需要连接的过孔之间用银浆墨汁打印一条宽200μm、厚10μm的导电引线。至此,大功告成。
总体而言,在自制集成电路过程中,制造过程简单的就像平日在一张纸上打印,但设计过程则需要自制者拥有数字电路方面的专门知识,而真正的有机晶体管的集成早在自制者进行集成电路设计之前,已经被放置在UCLP纸中。
当然,这种自制的集成电路与商品化的集成电路是不可同日而语的,也不能同ASIC(专用集成电路)相提并论。这种集成电路主要是用在教学上,这时,它集成度很低的缺点反而成其显著的优势——学生们可以直观地看到集成电路内部各逻辑单元的工作状态。这项研究之所以在ISSCC受到人们关注,还在于它的创新思维。
3D集成:摩尔定律的延年术
说到摩尔定律,人们通常会将其与集成电路的制程技术紧紧地联系在一起。实际上,制程技术只是手段,提高集成度才是目的所在,因为“晶体管的集成度每18个月提高1倍”的摩尔定律只与集成度相关。
人们在惊叹摩尔定律神奇的同时,却忽略了从集成电路诞生之日起,直到现在,英特尔首任CEO诺伊斯发明的平面工艺依旧占据统治地位。50多年来,人们不断地研究新的制程技术,目的就是把更多的晶体管“塞”进芯片中。于是,45nm、32nm等新的制程技术被不断地开发出来。
但制程总有极限,晶体管的尺寸也不可能长期缩小下去,二维空间能够容纳的晶体管数总会出现饱和。于是,人们开始从平面工艺发展到立体工艺,如同高层住宅比平房能够容纳更多的人一样。最初,被引入的是3D封装技术,即在封装环节,把已经生产出来的芯片堆叠起来,将芯片之间需要连接的点用细细的金丝焊接起来,最终被放在一个封装中。从集成电路生产流程上看,堆叠中的每一层芯片采用的还是平面工艺,只是在后道的封装环节采用了3D封装。
近几年,直接在硅圆片上通过立体工艺进行制造成为集成电路制造领域研究的热点。与3D封装技术相比,3D制造技术带来的诱惑实在太大了:首先是增加了晶体管的封装密度,从而使得人们可以把更多的电路功能嵌在芯片中;二是由于互连引线缩短降低了引线电感和电阻,从而有利于工作频率的进一步提升和功耗的下降;三是采用半导体工艺比3D封装中焊接方式(属于机械连接)可靠性高很多;四是半导体工艺是迄今为止集成电路制造上规模化最好的制造工艺,由此带来的成本降低是显而易见的。在研究中的多种3D集成技术中,TSV(Through-Silicon VIA,硅过孔)技术脱颖而出。
TSV技术就是在硅片上蚀刻出贯穿硅片的过孔,通过将过孔金属化,使得上下两层芯片相应的电路引线得以互连。通常,这种过孔直径在1～5μm 之间,芯片上过孔的数量可以达到数千个。
比利时校际微电子中心、松下、高通和比利时鲁汶大學研究人员在ISSCC2010上发表的论文《低成本3D TSV技术的设计与考虑》表明,低成本3D TSV技术的主要障碍已被克服。
ISSCC 2010主办方称,低成本的3D TSV技术将给集成电路产业带来新的技术革命,从而引发一场手持、无线和计算市场新的浪潮。采用3D TSV的DRAM预计将于2011年面市,紧接着是逻辑-逻辑集成和射频-逻辑集成的芯片。
后CMOS时代
谁主沉浮
今天IT产业的辉煌,是建立在基于CMOS工艺上的集成电路制造技术。虽然3D集成技术能够延长摩尔定律的有效期,但从处理器芯片制程技术的发展上看,CMOS终将拱手让出盟主地位。
在ISSCC上,从斯坦福大学Thomas Lee的《重返王国:用于THz应用的真空微纳电子学》、德国马普研究所Peter FromHerz的《半导体芯片与大脑》、哈佛大学李晓峰(音译)的《从电子学到等离子学:一维等离子电路》和东京大学樱井孝康的《有机晶体管及电路》等论文不难看出,这些性急的研究人员已经在寻找CMOS技术的替代或者补充技术了。美国乔治亚理工学院的Joseph M. Pettit在大会主题演讲中表示,硅制程技术将会在2024年达到7.9nm,届时石墨烯技术将会启动未来的千万亿次计算时代。
石墨烯是由碳原子单层排列成蜂窝状的平面晶体,是构成碳纳米管的基础材料,2004年由英国曼彻斯特大学研究人员发现。石墨烯不仅是目前最薄最硬的材料,它的量子效应更是引起研究人员的浓厚兴趣。IBM在最新一期《科学》杂志上发文,介绍了在2英寸圆片上制造100GHz石墨烯晶体管的研究成果,其速度已经远远超过当今最快的砷化镓晶体管,这是美国国防部高级研究计划局资助的“碳电子射频应用项目”。
而宾夕法尼亚州立大学的研究人员则宣布他们已经掌握了在4英寸圆片上生产石墨烯晶体管的方法。他们的研究目的很明确——用碳来替代硅。