论文部分内容阅读
随着无线通信技术的高速发展,载波频段的不断升高,对收发芯片中频率综合器的噪声性能提出了较高的要求。针对通信收发系统中频率综合器的设计,提出了一些低噪声的设计技术,电源电压1.2 V,采用SMIC 0.13μm CMOS工艺。主要对频率综合器主要组成模块鉴相器、电荷泵、LC型压控振荡器以及ΔΣ调制器的噪声性能进行了分析和优化,在此基础上提出了优化相位噪声的方案,并展示了关键模块的仿真结果和整体电路相位噪声的测试情况。结果显示其噪声性能达到了国内较高水平。