论文部分内容阅读
介绍了一种基于DSP和FPGA的GPS—B码时统终端系统的设计方案,提出了一种利用FPGA对IRIG—B码进行解码的设计方法。详细论述了具体的设计方案及软硬件的实现。通过将快速的DSP与FPGA相结合的方案,研制了一套新颖的GPS—B时统终端系统。试验表明该系统具有较高的实时性和稳定性。