CMOS组合电路开路故障的BIST探讨

来源 :复旦学报(自然科学版) | 被引量 : 0次 | 上传用户:kmj
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
对CMOS组合电路开路故障的测试方法进行了探讨.一种方法通过对电路输出的跳变次数进行计数,然后与无故障电路输出的跳变次数的期望值进行比较,可以检测到所有的开路故障,对于有n个输入端的电路完成测试需要6×2n个测试向量.另一种方法基于种子存储的自适应BIST方法,该方法充分利用开路故障的特征,实例验证表明能够在3×2n+1个时钟周期内完成对CMOS组合电路开路故障的测试,它在不用修改被测电路网络的前提下可对多开路故障达到完全的测试.
其他文献
通过对中国和日本的儒家管理思想进行比较,指出日本在管理思想上的优势所在,及中国在管理思想上需要改进的地方.
提出了一种适用于TLB的低功耗内容寻址存储器电路,该电路用两级比较的方法实现TLB的查找功能.由功耗模型的分析得到低功耗CAM的最优设计参数,通过减小电压摆幅的办法进一步降
SoPC中提供给FPGA IP核的有限面积使面积优化成为工艺映射的关键目标之一.减少实现电路功能的可编程逻辑单元数可以有效地减小所需芯片面积,还能降低对布线资源的需求.利用模
提出了以谐波平衡技术为平台,基于RF电路中MOS晶体管PDE模型的混合域瞬态包络仿真算法,解决了将MOS晶体管的PDE模型与表征电路系统的ODE耦合在一起进行数值求解的问题,并以一个