论文部分内容阅读
针对高性能实时计算对中值求取等常用处理方法低延时性能要求越来越高,而当前利用FPGA等可编程电路实现中值求取存在流水延时较高且控制逻辑复杂的问题,提出一种基于可编程电路的低延时中值求取方法。利用FPGA等可编程电路丰富的逻辑运算和存储单元,可快速实现移位、截取、拼接及构建查找表,减少加减乘除等运算的特点,设计一种充分发挥其并行计算能力的中值求取方法,有效提升处理效率和减少流水延时。实验结果表明,中值求取流水延时最低可做到2个时钟周期,控制流程简单可行,硬件资源占用适当,并可推广到更大规模的数据序列中