论文部分内容阅读
提出了一种针对定点小数乘法器位宽的低功耗优化算法,阐述了其基本原理及实现方案,并通过现场可编程门阵列（FPGA）测试,验证了该算法的低功耗优化效果.在算法上,其优化指标为小数乘法器内部寄存中间运算结果的寄存器位宽;而在实现技术上,解决了目前低功耗设计中算法自身逻辑单元引入被优化系统,从而降低了系统优化效果的问题.该算法适用于对含有大量小数乘法运算的系统进行低功耗优化,例如数字信号处理、数字滤波器等.