论文部分内容阅读
在简单分析SOVA译码算法的基础上，对SOVA子译码器IP核的设计进行了整体分析；从硬件实现的角度，对译码算法的特征进行了理论分析，得到了对称状态节点的软信息具有确定关联的结论；并据此优化了硬件设计，极大地减少了存储资源的占用。同时，采用其他两种减少存储空间的优化设计方案和流水线策略，进一步减少了SOVA子译码器的功耗。对以上优化设计方案进行了设计实现。仿真结果及FPGA硬件测试验证表明，文章提出的优化方案可行、有效，极大地降低了硬件资源占用和功耗。