论文部分内容阅读
本文描述一个基于0.25μm CMOS工艺的、低功耗的13b,15MS/s流水线ADC的设计.为了达到13 b的转换精度,在电路设计中采用了电容误差平均技术和增益自举运算放大器;为了实现低功耗设计,在电路设计中综合采用了运算放大器共享、输入采样保持放大器消去、按比例缩小和动态比较器等技术.在考虑工艺实现中的非理想因素的条件下,对ADC电路进行晶体管级Monte-Carlo仿真,当ADC以15MHz的采样率对1.1 MHz的正弦输入信号进行采样转换时,在其输出得到了80.8dBc的非杂散动态范围(SFDR)