论文部分内容阅读
针对当前合并单元的研究现状，分析了合并单元的采样值映射模型IEC61850．9．2及其实现方法，在此基础上设计了一种基于现场可编程门阵列（FPGA）的合并单元装置。该装置通过在FPGA芯片上配置NiosⅡ软核处理器和相关接口，完成合并单元同步、多路数据接收和处理以及以太网通信等功能，能满足电子式互感器数字接口的要求。