适于SoC的统一设计语言SystemVerilog

来源 :半导体技术 | 被引量 : 0次 | 上传用户:kokwok
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
顺应SoC的发展趋势,Accellera标准组织提议了一个统一设计语言SystemVerilog.本文主要讨论了SystemVerilog的特点、设计优势、现状和未来趋势等,并给出了一些实例.SystemVerilog是C、C++、Superlog和Verilog的混合,它极大地扩展了抽象结构层次的设计建模和验证的能力,是SoC设计的最佳统一语言.
其他文献
通过火山岩岩石类型、围岩、火山碎屑及水化学胶结物特征以及火山岩结构构造特征等的综合分析,认为欧利坨子地区沙河街组三段下亚段火山岩为水下中心式喷发所形成,火山锥类型
探索了一种用Synario软件设计数字电子系统的纯文本式层次化设计方案,并结合定时控制器的设计过程,阐述了基于这种方案的顶层文件及功能模块的编辑方法,仿真和实验结果表明这
通过对目前流行的嵌入式互联网方案进行分析,详细介绍了基于UBICOM公司生产的SX52BD单片机的因特网应用方案,并提出了以太网控制应用实例.
现如今,我国经济发展迅速,人民生活水平日益提高,对于资源的需求日益剧增,为了满足人民所需,工业的高度开采以及利用率低,造成较大的排放量污染了生态环境,违背了可持续发展
中央银行的资产负债表是指中央银行在开展货币发行业务和货币政策业务活动中所形成的债权债务存量报表,要理解中央银行运作,中央银行资产负债情况以及中央银行货币政策操作,