论文部分内容阅读
本文给出了一种采用Handel-C设计理念,基于CCSDS图像压缩算法的硬件图像压缩核的设计过程.算法实现过程中充分利用Handel-C语言的硬件并行实现机制,在各个硬件模块间大量采用并行运算和流水结构,提高了芯片的处理速度.实验数据表明,本文压缩核的设计在资源消耗和码速率两方面取得了很好的折中.在频率为50MHz的情况下,码速率可以达到15.2Mpixels/s;在8倍压缩情况下,平均PSNR接近40dB,16倍压缩情况下,平均PSNR超过30dB.