论文部分内容阅读
在采用JPEG2000算法的图像压缩芯片结构研究中，我们发现编码(EBCOT)部分的计算结构是相当复杂的。其中率失真计算结构是否合理，直接关系到编码算法的效率。本文着重阐述了完成率失真浮点计算所必需的硬件结构；提出了新型的专用于率失真计算的除法算法及其结构；在保证计算精度和速度的前提下，最大限度地降低了计算结构的复杂度。本论文提出的计算结构已通过RTL级源代码和综合布线后门级仿真，并经过Xilinx FPGA测试线路板上运行验证。为确保JEPG2000图像编码芯片的最终成功流片解决了一个关键问题。