论文部分内容阅读
介绍了一种可以进行双采样的10位50MS／s采样保持电路。该电路采用SMIC 0．25μm标准数字CMOS工艺进行设计。基于BSIM3V3 Spice模型，采用Hspice对整个电路进行了仿真。结果表明，电路在工作于50MS／s、输入信号频率为25MHz时，输出信号的SNDR为62．1dB，整个电路的功耗仅为8．41mW。