2. 您的位置
3. 首页
4. 期刊论文
5. 基于FPGA的verilog HDL语言设计优化

基于FPGA的verilog HDL语言设计优化

来源 :电子元器件应用 | 被引量 : 0次 | 上传用户：dgqshwf

【摘 要】

：

为了解决用verilog HDL语言开发FPGA时某些电路容易产生“毛刺”的问题。文中通过对verilog语言特点的阐述，详细分析了编程过程中常见的两种“毛刺”信号的电路类型，最后给出了

【作 者】

：

王春旭 周晓平 王黎黎 

【机 构】

：

西安电子科技大学机电工程学院

【出 处】

：

电子元器件应用

【发表日期】

：

2008年11期

【关键词】

：

FPGA VERILOG HDL 程序设计优化 信号处理 

下载到本地 , 更方便阅读

下载此文 赞助VIP

声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架

论文部分内容阅读

为了解决用verilog HDL语言开发FPGA时某些电路容易产生“毛刺”的问题。文中通过对verilog语言特点的阐述，详细分析了编程过程中常见的两种“毛刺”信号的电路类型，最后给出了用verilog HDL语言进行设计优化的方法、程序与仿真波形。

其他文献