论文部分内容阅读
当工艺进入到超深亚微米以下，传统的故障模型不再适用，必须对电路传输延迟引发的故障采用延迟故障模型进行全速测试。给出了常用的延迟故障模型，介绍了一种基于扫描的全速测试方法，并给出了全速测试中片上时钟控制器的电路实现方案。对芯片进行测试，可以直接利用片内锁相环电路输出的高速时钟对电路施加激励和捕获响应，而测试向量的扫描输入和响应扫描输出则可以采用测试机提供的低速时钟，从而降低了全速测试对测试机时钟频率的要求。最后，对于全速测试方案提出了若干建议。