论文部分内容阅读
读写通道是介于磁盘读写头与设备控制器之间的电子电路，实现数据写入和可靠的恢复。伺服信号采样时钟是伺服信号检测的重要组成部分，其设计的目标是在提高伺服信号传输速率的同时维持低的误码率，这就对通道的数据采样处理以及时钟恢复电路的设计提出了严格的要求。本文通过对读写通道伺服的分析，对常用的由锁相环构成的伺服时钟恢复电路进行改进，在线性插值时钟恢复的基础上提出了基于τ因子内插时钟恢复模型，并推导出τ因子插值滤波器系数算法，还给出了伺服时钟恢复的硬件及FPGA的设计与实现方案，最后给出了基于线性插值和基于τ因子内插