分簇处理器中分簇投机的L0 Cache设计

来源 :微电子学与计算机 | 被引量 : 0次 | 上传用户:liongliong485
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
处理器分簇技术是进一步提高超标量处理器性能的一种有效手段,实现了更大指令窗口和发射宽度的同时对Cache系统提出了严峻要求,需要一种访存延迟更小、扩展性更强的Cache结构.采用分簇投机的L0 Cache结构,处理器在访存时投机访问各簇内简单快速的L0 Cache,较好地隐藏了下级Cache的访问延迟.仿真结果显示在8簇的分簇处理器中,采用4kB,2路组相连的分簇L0 Cache后处理器性能平均提升5.6%,在部分测试程序中达到20%以上.
其他文献
本文提出一种多协议,可变位宽发射机系统,最高数据位宽40 bits,最高数据速率10.312 5 Gbps.整个系统由归一化数据位宽(Normalization of Data Width,NMDW)变换电路,40:1合路
坚持是以意志力持续做一件事情的过程。想有一番成就,就要连续不断地做一些事情.不怕枯燥,不愿放弃,渐渐积少成多.正所谓:不积跬步.无以至千里;不积小流,无以成江海。大道理.谁都会说.但
对初中学生在学习物理的过程中常见的错误进行了分析,并针对所存在的错误提出相应的学习方法.