论文部分内容阅读
针对非理想电网下传统同步参考坐标系（SRF）锁相环（PLL）存在误差的问题,基于信号延迟对消（DSC）原理,提出了同步旋转d,q坐标系下的级联DSC（dqCDSC）锁相控制策略,将由CDSC算子应用于PLL的环路滤波阶段,提高了锁相精度,并建立了dqCDSC-PLL的小信号模型进一步对该PLL的主要参数进行了优化设计。最后,通过在非理想电网电压情况下对所提锁相策略进行实验,验证了所提PLL锁相实时准确。