论文部分内容阅读
为ＦＲＡＭ、ＦＦＥＴ和ＦＤＭ的实际应用研究，提出了多层结构铁电薄膜的设计思想，实际制备了Ｍ／ＢＩＴ／ｐ－Ｓｉ、Ｍ／ＰＺＴ／ＢＩＴ／ｐ－Ｓｉ、Ｍ／ＢＩＴ／ＰＺＴ／ＢＩＴ／ｐ－Ｓｉ三种结构铁电薄膜，并测量了它们的Ｉ－Ｖ特性曲线。结果表明，夹层结构铁电薄膜Ｍ／ＢＩＴ／ＰＺＴ／ＢＩＴ／ｐ－Ｓｉ漏电流密度Ｊ最小，在５０ｎｍ厚时Ｊ＋（＋３Ｖ）约２．８×１０＾－１０／Ａｍｍ＾２，Ｊ＿（－３Ｖ）约１．２×１０＾２