论文部分内容阅读
随着ASIC电路处理速度和面积的要求越来越高，对其内部调用的乘法器模块的要求也越来越苛刻，传统的乘法器设计已不能满足需求，一种通用的高速16位乘法器IP模块。采用Bootk2编码，4—2压缩器以及超前进位加法器等算法和技术，在减小乘法器延时的同时，大大节省了电路面积。实现了高速运算，满足了ASIC电路日益增长的技术要求。