基于CORDIC算法的QDDS设计及其FPGA实现

来源 :南开大学学报(自然科学版) | 被引量 : 0次 | 上传用户:dodosparkle
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
设计了一种基于CORDIC算法的正交输出直接数学频率合成器(QDDS),并在ALTERA FLEX10K系列FPGA上予以实现.该结构包括流水线32位相位累加器和16位CORDIC旋转器.系统的时钟频率20MHz,频率切换器时为一个时钟,建立时间为20个时钟,频率为0.004 656 Hz,输出信号的频率为DC到8M Hz.
其他文献
待缴库税款是伴随着经济和科技的发展而新生的一种预算收入缴纳方式,它主要是指从异地缴纳和从第三方账户划缴的不能直接缴库的非现金预算收入。
通过采集主机中三个不同层次的特征数据,利用SOM_PAK,训练出三个表示系统正常模式的MAP,并确定报警阈值的选取方法.在对运行入侵工具NMAP和HYDRA时的检测中,通过连续检测多组数据,