论文部分内容阅读
SM3算法是我国商用密码杂凑算法标准。为了提高SM3算法的吞吐量,减少运算资源占用,使其更好地应用于硬件加密场景,提高执行效率与速度,进行流水线结构设计,在其基础上对关键运算路径进行并行计算设计。同时采用进位保留加法器(CSA)进行关键路径的压缩,使完成一次压缩函数中关键路径计算所需的时钟周期明显减少。基于FPGA对方案进行实现,并与其他几种实现方案进行性能对比,结果表明该方案的吞吐量为80.43 Gbit/s,更易于在对吞吐量有较高需求的场景中使用。