论文部分内容阅读
本文给出了基于嵌入式的高速SRAM编译器的一种设计方法，采用TSMC0．25肿工艺。该SRAM编译器主要包括Compiler和SRAM物理库2部分。首先需要设计好物理库模块，然后编译器根据用户输入的性能参数，比如容量和位数，调用SRAM物理库中的各种数据，按照预定的拼接方法，可自动生成存储器的版图、网表、Verilog模型。经过仿真验证，采用TSMC0．25μm工艺设计的128KBSRAM芯片面积为0．711mm×4．6mm，取数时间3．091ns，在125MHz工作频率下功耗为37．985mW