论文部分内容阅读
随着半导体工艺技术的发展，在单一芯片上集成多个处理器核已成为可能，在高端应用需求的驱动下，片上多处理器系统（Multi—Processor System-On-a-Chip，MPSoC）为高度并行的计算和通信提供了一种可行的解决方案。本文首先描述了一种基于AMBAAHB层次总线结构的片上多处理器系统硬件架构，然后以此为基础实现了2种并行化的JPEG解码算法。实验采用Altera Stratix Ⅱ FPGA器件，整个系统运行在60MHz的时钟频率下，与采用单个处理器实现的串行JPEG解码算法相比较，在集成