论文部分内容阅读
【摘 要】本文主要介绍了FIR数字滤波器及其硬件实现方法，设计及应用。
【关键词】FIR数字滤波器；实现方法；设计；应用
Finite impulse response (FIR) low-passDigital Power Filter
Yang Chen-xing
(Shaanxi Tianyuan Communication Design Consulting Co., Ltd Xi'an Shaanxi 710000)
【Abstract】This paper describes the FIR digital filter and its hardware implementation, design and application.
【Key words】FIR digital filters;Implementation;Design;Application
1. 引言
在现代信号处理和电子应用技术领域，滤波器作为一种必不可少的组成部分处在了一个十分重要的位置，并日益显示出其巨大的应用价值。长期以来，人们不断地探索滤波器的设计与实现方法，努力地追求着简化设计、减少体积、改善性能、提高灵活性和可靠性、便于制作等问题。随着微电子学迅速发展，以单个芯片进行 FIR 滤波器的设计正在发展和应用中。如今 FIR 滤波器的硬件设计有多种实现方法。第一种是采用单片机来实现，但单片机的处理速度比较慢。第二种是采用专用的 DSP 芯片，但是 DSP 的串行指令执行发式，使其工作速度和效率大打折扣，因此当滤波器的系数增加或字长增长时，计算时间会成倍增加，从而降低了最大有效数据采样率。而且在一些高速的应用中，系统性能不断增长，而 DSP 性能的提高却落后于需求的增长。第三种是采用市场上通用的 FIR 滤波器集成电路，但由于它的通用性，很难满足设计者独特的要求。第四种是采用可编程逻辑器件（PLD）的方法来实现。
2. FIR数字滤波器及其硬件实现方法
2.1 FIR数字滤波器基础
数字滤波器是完成信号滤波处理功能的，用有限精度算法实现的离散时间线性非时变系统，其输入是一组数字量，其输出是经过变换的另一组数字量。数字滤波器具有稳定性高、精度高、灵活性大等突出优点。随着数字技术的发展，用数字技术设计滤波器的功能越来越受到人们的注意和广泛的应用。
2.1.1 FIR数字滤波器的原理。
一个数字滤波器的系统函数可以用式（1）来表示:
H(Z) = ∑mk=0 bkz -k1- ∑nk=1 akz -k=Y(z)X(z) （1）
直接由H(z)得出表示输入输出关系的常系数线性差分方程为
y(n)= ∑nk=1aky(n-k) + ∑mk=0bkx(n-k) （2）
可以看出，数字滤波器是把输入序列经过一定的运算(如式(2)所示)变换成输出序列。大多数普通的数字滤波器是线性非时变的((linear time-invariant， LTI)滤波器。对因果的FIR系统，其系统函数仅有零点(除z=0的极点外)，并且因为系数 ak全为零，
所以(2)式的差分方程就简化为
y(n)= ∑mk=0 bkx(n-k) （3）
式（3）可以认为是x(n)与单位脉冲响应h(n)的直接卷积。
数字滤波器的根据单位脉冲响应h(n)的时间特性可分为无限长单位脉冲响应 (IIR， infinite impulse response)数字滤波器和有限长单位脉冲响应(FIR， finite impulse response)滤波器两种。从离散时间域来看，若系统的单位取样响应延伸到无穷之长，称之为IIR系统，若系统的单位取样响应是一个有限长序列，则称之为FIR系统。
2.1.2 FIR数字滤波器的基本结构。
FIR滤波器有直接型、级联型和频率抽样型三种基本结构，其中直接型是最常见的结构。由于本次设计16阶低通FIR数字滤波器采用的是直接型数字滤波器结构，所以只对直接型结构作讨论。直接型结构图1所示:
图1 直接型结构
这种结构也称为抽头延迟线结构，或称横向滤波器结构。从图1可以看出，沿着这条链每一抽头的信号被适当的系数(脉冲响应)加权，然后将所得乘积相加就得到输出Y(n).
转置定理定义为，如果将网络中所有的支路方向倒转，并将输入x(n)和输出y(n)相互交换，则其系统函数H(z)不变。将转置定理应用于图1，可以得出FIR的转置直接型结构如图2所示：
图2 转置直接型结构
3. FIR滤波器的设计
3.1 FIR滤波器的设计
数字滤波器无论是采用硬件实现还是软件实现的方案，首先应确定出数字滤波器的运算结构图。同一个系统函数或差分方程可以采用不同的结构来实现，而结构的不同又会影响系统的精度、稳定性、运算速度和采用运算单元的多少等许多重要的性能指标。
FIR滤波器设计方法以直接逼近所需离散时间系统的频率响应为基础。设计方法包括窗函数法和最优化方法(等同波纹法)。而窗函数方法是设计FIR数字滤波器最简单的方法，也是最常用的方法之一。
3.1.1 采用窗函数方法设计线性相位FIR滤波器的方法。
任何数字滤波器的频率响应H(ejω) 都是ω 的周期函数，它的傅立叶级数展开式为:
H(ejω) =∑∞ n=-∞ h(n) e-jωn （4）
其中， h(n)= 12∏ ∏ -∏ H(ejω) ejωndω （5）
傅立叶系数h(n)实际上就是数字滤波器的冲激响应。获得有限冲击相应数字滤波器的一种可能方法就是把（4）式的无穷级数截取为有限项级数来近似。
窗函数法用被称为窗函数的有限加权系列{w(n)}来修正式（4）的傅立叶级数，以求得要求的有限冲激响应序列hd(n) ，即有:
hd(n)= h(n) w(n) （6）
因为本设计主要针对FIR低通滤波器，所以w(n)是有限长序列，当n>N-1及n<0时，w(n)=0。这里我们仅以冲激响应对称。其频率响应函数 H(ejω) 如下式所示。
H(ejω) =e-jω(N-1) /2 ， 0≤│ ω│≤ ωc （7）
在ωc＜│ ω│＜ ∏ 时为0，其中 ω为对抽样频率归一化的角频率， ωc为归一化截止角频率。
利用反傅立叶变换公式求出于式（7）对应的冲激响应h(n)为:
h(n)= sin［ωc(n-N-12)］ ∏ ［n- （N-12） ］ （8）
3.1.2 窗函数的选择原则是:
3.1.2.1 具有较低的旁瓣幅度，尤其是第一旁瓣幅度。
3.1.2.2 旁瓣幅度下降速度要快，以利增加阻带衰减。
3.1.2.3 主瓣的宽度要窄，以获得较陡的过渡带。
通常上述几点很难同时满足。当选用主瓣宽度较窄时，虽然得到较陡的过渡带，但通带和阻带的波动明显增加；当选用最小的旁瓣幅度时，虽然能得到匀滑的幅度响应和较小的阻带波动，但是过渡带加宽。因此，实际选用的窗函数往往是它们的折中。在保证主瓣宽度达到一定要求的条件下，适当牺牲主瓣宽度来换取旁瓣波动的减少。
3.2 FIR低通数字滤波器的模块划分。
FIR低通数字滤波器的数字硬件系统主要由输入模块、乘累加模块、控制模块和锁存模块组成。
各模块执行的功能说明如下:
3.2.1 输入模块。
输入模块的主要功能是完成对输入数据的处理，为后续电路做准备。它主要由并／串转换单元、移位寄存器单元和数据的预相加单元组成。
3.2.2 乘累加模块。
乘累加模块的主要功能是实现数据的相乘和累加。它主要由编码单元、查找表单元、可控加减法器单元和移位累加单元组成。
3.2.3 控制模块。
控制模块产生其他模块的控制信号，实现对输入模块、乘累加模块、锁存模块的控制，使各模块按照一定的时序依次执行各自的功能，从而完成滤波。它主要由控制器单元和计数器单元组成。控制器模块主要由控制器与一个计数器组成，他主要作用是控制电路的运行。
3.2.4 锁存模块。
锁存模块的主要功能是将乘累加模块的输出结果锁存后输出。产锁存模块的主要功能是对输出的最后结果进行锁存。这是由于加法器的输出很不稳定，影响了最后结果的输出，所以要将结果进行锁存。
4. 数字滤波滤波器的应用
滤波器的种类很多，分类方式也很多。根据滤波器的频率选择对滤波器进行分类是最常用的一种分类方法。滤波器有低通、高通、带通和带阻四种，没一种命名表明其频带范围。例如：低通滤波器允许带有一点衰减的低频信号通过 (高度的减少)，而对高频信号则显著减少。带阻滤波器不允许在频率范围内的信号通过而允许高于或低于该频率范围的信号通过。
5. 结论
数字系统的设计可以在不同层次上进行。其中最高的设计层次为系统层，最低达电路层，电路层上的设计可以给出其互连线结构。在每一层上，数字系统都可以用三种方式描述。即:行为描述，常用网表描述；物理描述，确定系统设计构成的规格。
与数字系统不同的设计层次相对应，综合也可以在各个层次上进行，通常可以分为三个层次:(1)高层次综合(2)逻辑综合(3)版图综合。高级综合是从算法层的行为描述产生寄存器传输(RTL)的结构描述，即由高层次的系统体系结构描述综合出具有所需功能的寄存器级结构描述。综合时受完成功能所需时钟周期数、芯片面积、功耗和可测试性等的限制。通常所产生的结构中包括一个数据通道和一个控制器。逻辑综合的主要任务就是根据设计者逻辑功能的描述及约束条件如速度、功耗、成本、器件类型等，给出满足要求的逻辑电路。逻辑综合工具是最早开发的综合工具，已经具有大量成熟的逻辑综合算法，但由于逻辑综合的局限性，当今综合工具正朝着高层次综合方向发展。版图综合是在逻辑综合完成后，由门级和电路级的逻辑描述向物理版图的转换，它是设计的最终目标，即完成最终的布局和布线，同时实现面积、速度和功耗等方面的优化。
参考文献
［1］ 姜立东.VHDL语言程序设计及应用［M］.北京：北京邮电大学出版社，2001，8.
［2］ 褚振勇，翁木云.FPGA设计及应用［M］.西安：西安电子科技大学出版社，2002，6.
［3］ 周亚凤，李跃华.基于 FPGA 的 FIR 滤波器的设计［J］.南京:南京工业大学学报，2005，6（1）：20～26.
［4］ 李刚.基于FPGA的FIR和IIR数字滤波器的设计［J］. 四川:四川大学学报．2005，12（1）：16～20.
［5］ 蒋亚坚，张庆雷.分布式运算单元的原理及其实现方法［M］.北京:电子技术应用.2000，2.
［6］ 郭晓宇，基于FPGA实现FIR数字滤波器的研究［M］.武汉:武汉大学.2004，5.
［7］ 贺辉.FIR数字滤波器分布式算法及其FPGA实现．www.edacn.net/bbs/lat.comp/FIR.htm.2006，5 .
［8］ 数字滤波器的实现方法.www.51eda.com/bbs/.2006，4 .
［9］ Altera. Implementing FIR Filters in FLEX Devices［M］. A-AN-073-01，www.altera.com.
［10］ Altera. FIR Filters［M］. A-FS-01-O1， www.altera.com.
［文章编号］1006-7619（2011）08-24-858
【关键词】FIR数字滤波器；实现方法；设计；应用
Finite impulse response (FIR) low-passDigital Power Filter
Yang Chen-xing
(Shaanxi Tianyuan Communication Design Consulting Co., Ltd Xi'an Shaanxi 710000)
【Abstract】This paper describes the FIR digital filter and its hardware implementation, design and application.
【Key words】FIR digital filters;Implementation;Design;Application
1. 引言
在现代信号处理和电子应用技术领域，滤波器作为一种必不可少的组成部分处在了一个十分重要的位置，并日益显示出其巨大的应用价值。长期以来，人们不断地探索滤波器的设计与实现方法，努力地追求着简化设计、减少体积、改善性能、提高灵活性和可靠性、便于制作等问题。随着微电子学迅速发展，以单个芯片进行 FIR 滤波器的设计正在发展和应用中。如今 FIR 滤波器的硬件设计有多种实现方法。第一种是采用单片机来实现，但单片机的处理速度比较慢。第二种是采用专用的 DSP 芯片，但是 DSP 的串行指令执行发式，使其工作速度和效率大打折扣，因此当滤波器的系数增加或字长增长时，计算时间会成倍增加，从而降低了最大有效数据采样率。而且在一些高速的应用中，系统性能不断增长，而 DSP 性能的提高却落后于需求的增长。第三种是采用市场上通用的 FIR 滤波器集成电路，但由于它的通用性，很难满足设计者独特的要求。第四种是采用可编程逻辑器件（PLD）的方法来实现。
2. FIR数字滤波器及其硬件实现方法
2.1 FIR数字滤波器基础
数字滤波器是完成信号滤波处理功能的，用有限精度算法实现的离散时间线性非时变系统，其输入是一组数字量，其输出是经过变换的另一组数字量。数字滤波器具有稳定性高、精度高、灵活性大等突出优点。随着数字技术的发展，用数字技术设计滤波器的功能越来越受到人们的注意和广泛的应用。
2.1.1 FIR数字滤波器的原理。
一个数字滤波器的系统函数可以用式（1）来表示:
H(Z) = ∑mk=0 bkz -k1- ∑nk=1 akz -k=Y(z)X(z) （1）
直接由H(z)得出表示输入输出关系的常系数线性差分方程为
y(n)= ∑nk=1aky(n-k) + ∑mk=0bkx(n-k) （2）
可以看出，数字滤波器是把输入序列经过一定的运算(如式(2)所示)变换成输出序列。大多数普通的数字滤波器是线性非时变的((linear time-invariant， LTI)滤波器。对因果的FIR系统，其系统函数仅有零点(除z=0的极点外)，并且因为系数 ak全为零，
所以(2)式的差分方程就简化为
y(n)= ∑mk=0 bkx(n-k) （3）
式（3）可以认为是x(n)与单位脉冲响应h(n)的直接卷积。
数字滤波器的根据单位脉冲响应h(n)的时间特性可分为无限长单位脉冲响应 (IIR， infinite impulse response)数字滤波器和有限长单位脉冲响应(FIR， finite impulse response)滤波器两种。从离散时间域来看，若系统的单位取样响应延伸到无穷之长，称之为IIR系统，若系统的单位取样响应是一个有限长序列，则称之为FIR系统。
2.1.2 FIR数字滤波器的基本结构。
FIR滤波器有直接型、级联型和频率抽样型三种基本结构，其中直接型是最常见的结构。由于本次设计16阶低通FIR数字滤波器采用的是直接型数字滤波器结构，所以只对直接型结构作讨论。直接型结构图1所示:
图1 直接型结构
这种结构也称为抽头延迟线结构，或称横向滤波器结构。从图1可以看出，沿着这条链每一抽头的信号被适当的系数(脉冲响应)加权，然后将所得乘积相加就得到输出Y(n).
转置定理定义为，如果将网络中所有的支路方向倒转，并将输入x(n)和输出y(n)相互交换，则其系统函数H(z)不变。将转置定理应用于图1，可以得出FIR的转置直接型结构如图2所示：
图2 转置直接型结构
3. FIR滤波器的设计
3.1 FIR滤波器的设计
数字滤波器无论是采用硬件实现还是软件实现的方案，首先应确定出数字滤波器的运算结构图。同一个系统函数或差分方程可以采用不同的结构来实现，而结构的不同又会影响系统的精度、稳定性、运算速度和采用运算单元的多少等许多重要的性能指标。
FIR滤波器设计方法以直接逼近所需离散时间系统的频率响应为基础。设计方法包括窗函数法和最优化方法(等同波纹法)。而窗函数方法是设计FIR数字滤波器最简单的方法，也是最常用的方法之一。
3.1.1 采用窗函数方法设计线性相位FIR滤波器的方法。
任何数字滤波器的频率响应H(ejω) 都是ω 的周期函数，它的傅立叶级数展开式为:
H(ejω) =∑∞ n=-∞ h(n) e-jωn （4）
其中， h(n)= 12∏ ∏ -∏ H(ejω) ejωndω （5）
傅立叶系数h(n)实际上就是数字滤波器的冲激响应。获得有限冲击相应数字滤波器的一种可能方法就是把（4）式的无穷级数截取为有限项级数来近似。
窗函数法用被称为窗函数的有限加权系列{w(n)}来修正式（4）的傅立叶级数，以求得要求的有限冲激响应序列hd(n) ，即有:
hd(n)= h(n) w(n) （6）
因为本设计主要针对FIR低通滤波器，所以w(n)是有限长序列，当n>N-1及n<0时，w(n)=0。这里我们仅以冲激响应对称。其频率响应函数 H(ejω) 如下式所示。
H(ejω) =e-jω(N-1) /2 ， 0≤│ ω│≤ ωc （7）
在ωc＜│ ω│＜ ∏ 时为0，其中 ω为对抽样频率归一化的角频率， ωc为归一化截止角频率。
利用反傅立叶变换公式求出于式（7）对应的冲激响应h(n)为:
h(n)= sin［ωc(n-N-12)］ ∏ ［n- （N-12） ］ （8）
3.1.2 窗函数的选择原则是:
3.1.2.1 具有较低的旁瓣幅度，尤其是第一旁瓣幅度。
3.1.2.2 旁瓣幅度下降速度要快，以利增加阻带衰减。
3.1.2.3 主瓣的宽度要窄，以获得较陡的过渡带。
通常上述几点很难同时满足。当选用主瓣宽度较窄时，虽然得到较陡的过渡带，但通带和阻带的波动明显增加；当选用最小的旁瓣幅度时，虽然能得到匀滑的幅度响应和较小的阻带波动，但是过渡带加宽。因此，实际选用的窗函数往往是它们的折中。在保证主瓣宽度达到一定要求的条件下，适当牺牲主瓣宽度来换取旁瓣波动的减少。
3.2 FIR低通数字滤波器的模块划分。
FIR低通数字滤波器的数字硬件系统主要由输入模块、乘累加模块、控制模块和锁存模块组成。
各模块执行的功能说明如下:
3.2.1 输入模块。
输入模块的主要功能是完成对输入数据的处理，为后续电路做准备。它主要由并／串转换单元、移位寄存器单元和数据的预相加单元组成。
3.2.2 乘累加模块。
乘累加模块的主要功能是实现数据的相乘和累加。它主要由编码单元、查找表单元、可控加减法器单元和移位累加单元组成。
3.2.3 控制模块。
控制模块产生其他模块的控制信号，实现对输入模块、乘累加模块、锁存模块的控制，使各模块按照一定的时序依次执行各自的功能，从而完成滤波。它主要由控制器单元和计数器单元组成。控制器模块主要由控制器与一个计数器组成，他主要作用是控制电路的运行。
3.2.4 锁存模块。
锁存模块的主要功能是将乘累加模块的输出结果锁存后输出。产锁存模块的主要功能是对输出的最后结果进行锁存。这是由于加法器的输出很不稳定，影响了最后结果的输出，所以要将结果进行锁存。
4. 数字滤波滤波器的应用
滤波器的种类很多，分类方式也很多。根据滤波器的频率选择对滤波器进行分类是最常用的一种分类方法。滤波器有低通、高通、带通和带阻四种，没一种命名表明其频带范围。例如：低通滤波器允许带有一点衰减的低频信号通过 (高度的减少)，而对高频信号则显著减少。带阻滤波器不允许在频率范围内的信号通过而允许高于或低于该频率范围的信号通过。
5. 结论
数字系统的设计可以在不同层次上进行。其中最高的设计层次为系统层，最低达电路层，电路层上的设计可以给出其互连线结构。在每一层上，数字系统都可以用三种方式描述。即:行为描述，常用网表描述；物理描述，确定系统设计构成的规格。
与数字系统不同的设计层次相对应，综合也可以在各个层次上进行，通常可以分为三个层次:(1)高层次综合(2)逻辑综合(3)版图综合。高级综合是从算法层的行为描述产生寄存器传输(RTL)的结构描述，即由高层次的系统体系结构描述综合出具有所需功能的寄存器级结构描述。综合时受完成功能所需时钟周期数、芯片面积、功耗和可测试性等的限制。通常所产生的结构中包括一个数据通道和一个控制器。逻辑综合的主要任务就是根据设计者逻辑功能的描述及约束条件如速度、功耗、成本、器件类型等，给出满足要求的逻辑电路。逻辑综合工具是最早开发的综合工具，已经具有大量成熟的逻辑综合算法，但由于逻辑综合的局限性，当今综合工具正朝着高层次综合方向发展。版图综合是在逻辑综合完成后，由门级和电路级的逻辑描述向物理版图的转换，它是设计的最终目标，即完成最终的布局和布线，同时实现面积、速度和功耗等方面的优化。
参考文献
［1］ 姜立东.VHDL语言程序设计及应用［M］.北京：北京邮电大学出版社，2001，8.
［2］ 褚振勇，翁木云.FPGA设计及应用［M］.西安：西安电子科技大学出版社，2002，6.
［3］ 周亚凤，李跃华.基于 FPGA 的 FIR 滤波器的设计［J］.南京:南京工业大学学报，2005，6（1）：20～26.
［4］ 李刚.基于FPGA的FIR和IIR数字滤波器的设计［J］. 四川:四川大学学报．2005，12（1）：16～20.
［5］ 蒋亚坚，张庆雷.分布式运算单元的原理及其实现方法［M］.北京:电子技术应用.2000，2.
［6］ 郭晓宇，基于FPGA实现FIR数字滤波器的研究［M］.武汉:武汉大学.2004，5.
［7］ 贺辉.FIR数字滤波器分布式算法及其FPGA实现．www.edacn.net/bbs/lat.comp/FIR.htm.2006，5 .
［8］ 数字滤波器的实现方法.www.51eda.com/bbs/.2006，4 .
［9］ Altera. Implementing FIR Filters in FLEX Devices［M］. A-AN-073-01，www.altera.com.
［10］ Altera. FIR Filters［M］. A-FS-01-O1， www.altera.com.
［文章编号］1006-7619（2011）08-24-858