论文部分内容阅读
基于IBM0．18μm标准CMOS工艺，设计了一种并行放大求和结构对数放大器（parallel—amplification parallel—summation logarithmic amplifier：PPLA）。该结构克服了连续检波式对数放大器（SDLA）延时长、易自激的缺点，在实现大动态范围的同时，无需反馈环路来稳定。该放大器应用于射频识别阅读器的ASK解调电路中，将大动态范围的输入信号压缩到接收机可以接收的范围。整个并行放大求和时数放大器获得70dB的动态范围、1MHz带帘、19mW功耗．