论文部分内容阅读
逻辑分析仪是数字时序的测试仪器，可以用来监测硬件设备工作时的电路逻辑电平，通过其可以快速解决电子产品实验、开发、测试等过程中遇到的数字时序逻辑等方面的问题，便于用户检测和分析电路设计中的错误[1]。本文设计了一款基于以太网的虚拟逻辑分析仪，既可以用于本地端的系统测试，同时也解决了远端测试测量的难题。
FPGA电路设计
EP2C8Q208C8芯片共含有208个管脚，除去电源部分的VCC、GND、锁相环和配置部分占用的管脚之外，供用户使用的I/O数量最后剩余为138个，I/O分配如表1所示。FPGA部分电路包括Bank、 I/ O模块、PLL锁相环电路模块、配置电路模块等。其中，锁相环电路设计，导线宽度至少达到20mil，同时加上磁珠和去耦电容，增加PLL工作稳定性。
网络通讯接口电路
ENC28J60是28引脚串行接口的太网控制器[2]，与传统的网络驱动芯片CS8900、RTL8019
5’d19： clk_div = 25’d0；//100MHz endcase end
网络通讯模块
ENC28J60模块在本系统中采用Nios II软核自带的SPI内核控制器实现网络驱动，对ENC28J60操作期间片选必须保持有效（低电平），操作结束后返回高电平。通信采用的是传统的UDP方式，UDP（User Datagram Protocol用户数据报协议是OSI参考模型中一种无连接的传输层协议，是一个简单的面向数据报的传输层协议。
FPGA电路设计
EP2C8Q208C8芯片共含有208个管脚，除去电源部分的VCC、GND、锁相环和配置部分占用的管脚之外，供用户使用的I/O数量最后剩余为138个，I/O分配如表1所示。FPGA部分电路包括Bank、 I/ O模块、PLL锁相环电路模块、配置电路模块等。其中，锁相环电路设计，导线宽度至少达到20mil，同时加上磁珠和去耦电容，增加PLL工作稳定性。
网络通讯接口电路
ENC28J60是28引脚串行接口的太网控制器[2]，与传统的网络驱动芯片CS8900、RTL8019
5’d19： clk_div = 25’d0；//100MHz endcase end
网络通讯模块
ENC28J60模块在本系统中采用Nios II软核自带的SPI内核控制器实现网络驱动，对ENC28J60操作期间片选必须保持有效（低电平），操作结束后返回高电平。通信采用的是传统的UDP方式，UDP（User Datagram Protocol用户数据报协议是OSI参考模型中一种无连接的传输层协议，是一个简单的面向数据报的传输层协议。