论文部分内容阅读
基于SMIC 65nm CMOS工艺,设计并实现了一款中心频率为2.4/3.2GHz的正交锁相环。该设计针对电源噪声,压控振荡器噪声等诸多问题进行了性能优化。经充分的仿真验证,锁相环的输出频率覆盖范围为2.14-3.97G Hz,正交VCO在1M Hz处的相位噪声为-106d B c,正交时钟相位误差仅0.5度,1.2V电压供压下功耗为20m W。