论文部分内容阅读
为了提高数字锁相环的工作频率、改善环路性能,提出了提高环路性能的优化设计方法.给出了数字锁相环(DPLL)的工作原理,通过对数字锁相环电路的设计分析,详细论述了利用数字微分将锁相环的鉴相器和环路滤波器完全数字化的电路设计方法,仿真结果表明:环路的工作频率由原来的几百KHz提高到几MHz,目前该数字锁相环已成功地应用于某小型飞行器的无线电数据链系统中.应用结果证实:该数字锁相环具有工作频率高、捕获时间及精度可调、接口简单、通用性好等特点,可推广应用于其它远程测量与控制系统中。