论文部分内容阅读
数字下变频器是宽带数字接收机的关键组成部分，由于其混频和滤波的速率很高，因而很难基于经典的结构实现。为了有效降低数字下变频器中的乘法速率，在多相滤波的基础上，提出了3种宽带数字下变频器结构，分别是混频器后置结构、最小公倍数结构和二次变频结构。详细分析了它们的设计原理和关键参数的选取方法。当抽取率为D时，将混频和滤波的乘法速率降为采样率的1／D。设计实例和仿真结果证明这3种结构是有效的。采用FPGA分别实现了3种宽带数字下变频器，评估了其硬件资源消耗情况，二次变频结构具有最高的实现效率。