论文部分内容阅读
本文讨论了一种基于VHDL语言设计交通控制器的方法,并利用Cyclone Ⅲ FPGA EP3C5E/10E144开发板进行验证.本文设计的交通控制器主干道通行时间40s,支干道通行时间30s,不同干道转换时会有5s的黄灯时间.系统还设置了紧急制动按键hold,当有特殊情况发生时按下hold按键,主干道支干道均禁止通行.