论文部分内容阅读
基于55nm平台，自主设计DDR存储器的高速I/O电路，设计符合ONFI3.2协议，满足DDR2的设计参数，且兼容SDR和DDR1。本设计的仿真验证结果，符合高速I/O设计应用要求。高速设计的难点在于，在设计之初就要考虑到差分信号的匹配及寄生参数影响的消除，设计经过电路和版图的反复研究修改，最终成功实现设计目标，能够满足高速DDR存储器的I/O接口支持。