论文部分内容阅读
京都美浦博物馆,日本
【出 处】
：
世界建筑
【发表日期】
：
1999年2期
其他文献
提出了一种直接实现的一阶全数字锁相环时钟提取电路，通过鉴相窗口拓宽、高倍采样、噪声滤波、输出相位累加器比特泄漏等改进算法，使电路完全能满足ＡＴ＆Ｔ和ＩＴＵ标准规定的相位拦动传递函
s加拿大建筑师摩什·赛夫迪，1938年生于以色列海法市，1957年移居加拿大。1961年他毕业于加拿大魁北克省蒙特利尔的麦吉尔大学，取得建筑学学士学位；后来，在加拿大的VanGrinkel
由于外延技术的快速发展与进步，作为量子耦合器件及其电路里程碑的谐振隧道量子器件（ＲＴＤ）引起的学术界的密切关注。ＲＴＤ可使电路密度增大，速度提高，且单位器件的逻辑功能高于传统的晶体管
扼要介绍了Ａ／Ｄ和Ｄ／Ａ转换器的市场规模、产品种类、典型电路设计技术和工艺技术，展望了国内外数据转换器技术和产品的发展动态。文章指出，１６位１００￣２００ＭＨｚ及８￣１０位１０ＧＨｚ的高性能Ａ／Ｄ转换器是重点发展目标。
介绍了将电子束探测（ＥＢ－Ｐ）技术应用于路径延时故障的测试。首先用ＥＢ－Ｐ的工作原理和实验结果说明了用ＥＢ－Ｐ测量路径延时的可行性；随后讨论了一种将ＥＢ－Ｐ用作测试点的测试点插入技术。
提案式竞赛最近１０年来在日本十分常见的一种形式简化，注重方案技术水平，同实针对性强的建筑设计竞赛方式。本文介绍了这种竞赛的组织方法，并呼吁中国应当建立规范的建筑设计竞赛制
针对截断乘法器在进行补码运算时有较大的误差，提出了一种改进算法，即将乘数、被乘数均左移一至二位，经截断乘法器运算得到的乘积再右移相应的位数，则能有效减小误差，且误差小于标
介绍了一种改进的除法集成电路，该电路适合于对精度要求很高、而对速度要求不高的应用场合。它对原有的除法实现算法做了调整，减小了运算误差，同时减少了所需的器件数量，从而缩小
磁性元件的集成化有望彻底解决功率变换器的小型化问题。文中介绍和评述了微制造技术在集成化变压器与电感器制造中的应用，讨论了相关磁性材料的性能与选择、元件的结构及其制
研究了测试开发系统中ＣＡＤ逻辑模拟验证结果向ＡＴＥ的移植问题，提出并采用了元测试语言的策略。把ＰＡＮＤＡ工作站的模拟验证结果转换成元测试语言的图形格式，并把转换后的数据以时序波形的形式显