基于FPGA的TD-LTE系统中Turbo译码的仿真与实现

来源 :微电子学 | 被引量 : 0次 | 上传用户:qq81194913
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
基于Log-MAP算法,提出一种利用Virtex-5系列FPGA芯片实现Turbo译码算法的方案。分析研究了Turbo码的译码算法以及FPGA与DSP之间数据的并行传输,并以Virtex-5芯片为硬件平台,进行了测试仿真、综合实现、板级验证、联机验证等工作。实验结果表明,该实现方案具有良好的可行性和稳定性,已经应用在TD-LTE无线综合测试仪中。 Based on the Log-MAP algorithm, a scheme of implementing the Turbo decoding algorithm by using the Virtex-5 series FPGA chip is proposed. The decoding algorithm of Turbo code and the parallel data transmission between FPGA and DSP are analyzed and analyzed. The Virtex-5 chip is used as the hardware platform to carry out test simulation, synthesis, board level verification and on-line verification. The experimental results show that this scheme has good feasibility and stability and has been used in TD-LTE wireless tester.
其他文献
水生动物栓疫是近几年才开展起来的一项新工作,重庆与其他省市一样在开展此项工作中面临诸多实际困难,有许多问题值得探讨,特别是体制问题,已经严重地制约了水生动物防疫检疫
目的:探讨双歧杆菌脂磷壁酸(BLTA)对B16黑色素瘤荷瘤小鼠免疫功能的影响。方法将黑色素瘤B16细胞接种于C57BL/6小鼠皮下,待触及肿块后于荷瘤小鼠皮下注射BLTA。应用免疫细胞
提出一种以SiGe HBT为有源器件的超宽带有源可调衰减器。在超宽频带内实现了宽增益调节范围和高线性度。详细分析了有源衰减器的最小插入损耗及最大衰减量,基于Jazz 0.35μm
给出了一种适用于分时采样结构A/D转换器的等间距8相时钟发生电路。介绍了延迟锁相环(DLL)的结构,给出了每一模块的具体模型并加以分析。在0.18μm标准CMOS工艺和1.8V电源电
采用英飞凌0.11μm CMOS工艺,实现了一种用于音频范围的高精度Δ-ΣA/D转换器。调制器采用1位量化的5阶单环前馈结构,ADC过采样率为256。A/D转换器模拟调制器工作于5V电压,数
为了进一步研究2PSK非相干解调方案在完整的调制解调系统中的实用性,设计了基于差分相干解调的2DPSK和基于非相干解调的2PSK两种调制解调系统,利用Matlab/Simulink下的系统级
提出了一种用于单相无刷直流电机驱动芯片的软开关比较器电路,利用该电路实现了软开关换相区域的有效控制.该软开关比较器电路实现方式简单,只需一个比较器就能实现通常需要
在空间和核辐射环境下,电离总剂量辐射(TID)效应严重影响采用商用CMOS工艺的SRAM的可靠性和寿命。针对SRAM,设计了四种TID加固的存储单元,分析对比了四个加固单元对TID,单粒
通过对全波整流电路的建模,分析了影响全波整流芯片效率的主要因素,在此基础上,设计了一种应用于胶囊机器人的高效全波整流电路。采用SMIC 0.18μm工艺进行流片,芯片面积为45
提出一种高清视频编码在可重构处理器ReMAP上映射实现的方法,采用动态流水重构技术,实现整数运动估计、环内算法等多个关键子算法在可重构处理器中的分时复用映射。仿真验证