论文部分内容阅读
本文主要介绍了面向并行计算系统互连应用的复杂交换芯片（Switch ASIC）的芯片结构、设计权衡和物理实现。该交换芯片通过集成3路16×16交叉开关和特别垫垒处理单元，不仅可支持具有高吞吐量和低延迟的多层多功能包交换，而且还在其16个RX／TX端口间提供了先进的全局垫垒处理加速功能；以156．25MHz频率运行，拥有80Gbps端口交换和240Gbps内部包交换容量以及3．12Gbps的端口吞吐量。通过对一些芯片路径多模多角下时序的仔细调整以及对输出片上时钟网络的0CV优化，以微捷码的B1aS