论文部分内容阅读
针对在实现ＨＬＳ／ＢＩＴ（ＨｉｇｈＬｅｖｅｌＳｙｎｔｈｅｓｉｓ／ＢｅｉｊｉｎｇＩｎｓｔｉｔｕｔｅｏｆＴｅｃｈｎｏｌｏｇｙ，北京理工大学高级综合）系统时，需建立工艺单元的延时模型、面积模型及其ＶＨＤＬ模拟模型库进行讨论，并给出建立上述诸模型的方法．用此方法建立的ＶＨＤＬ模型可嵌入到大多数ＶＨＤＬ模拟器，从而实现工艺相关的“后模拟”，这对高级综合器的使用者十分有用．因此，本方法具有一定普遍意义．